SLX FPGA

SLX FPGA

加速升级之旅
从C/C++ 到 FPGA

产品介绍

SLX FPGA能够将 C/C++代码更加轻松快速、更具高性能地转换为FPGA 数据流。SLX FPGA 充分考虑了FPGA 供应商提供的HLS(高层次综合)工具的相关标准,并在此基础上成功解决了与 HLS 设计流程相关的挑战,其中包括非可合成的 C/C++ 代码、非硬件兼容的 C/C++ 代码,对应用程序进行并行性检测,在合适位置插入编译指示,以及确定最优软硬件分区等。借助SLX FPGA,HLS在FPGA设计流程中的诸多潜在优势得以充分发挥,从而帮助您的产品更快地进入市场,这些优势包括通过更高级别的抽象设计来释放生产力,比传统 RTL 仿真有数量级的优势,通过高级优化和设计空间探索实现更高的QoR等。

  • 提高可综合性
  • 性能最大化
  • 减少开发周期

功能特点

SLX FPGA

HLS编译器的C/C++编码指南内容非常广泛,在为HLS综合进行C/C ++代码重构或编写时,可能需要理解超过1000页的文档。 SLX FPGA帮助您免去此类困扰,轻松成为HLS编码专家:

  • 识别不可合成的C / C ++代码
  • 为常见的不可合成代码库执行自动代码重构
  • 通过提供代码示例,对代码重构进行指导,帮助其重写为可合成代码
1. CONVERT NON-SYNTHESIZABLE C:C++ CODE-fpga

C/C ++代码通常在标准处理器上顺序执行,但在专用硬件中允许以并行方式执行函数,从而提升代码在硬件上的执行速度。SLX FPGA对应用程序的C/C++代码进行分析,识别可通过并行进行加速的函数。

PARALLELISM DETECTION

在甄别出可用于并行执行的函数之后,SLX FPGA将对执行函数进行分析,以确定理论上可以实现的加速最大值。 通过Silexica的独有算法,SLX FPGA会基于用户提供的约束条件确定并行函数的理想执行结果,充分确保优化的实现。

HW Optimization and HW/SW Partitioning

在确定了如何对硬件实现优化之后,SLX FPGA即会插入HLS编译指令以指导HLS编译器如何在硬件中实现该函数。

Pragma insertion

文档 显示全部

白皮书
用户指南

视频 显示全部

Silexica FAE工程师演示产品SLX FPGA与赛灵思Vitis整合操作
Dec 10, 2019 4 min
XDF 2019上的SLX FPGA演示-使用SLX FPGA优化HLS的金融算法
Oct 17, 2019 5min
XDF Europe 2019上的SLX FPGA演示-使用SLX FPGA优化HLS的航空航天/防御算法
Oct 17, 2019 5min

培训

7 Training-fpga
我们提供全天培训课程!
Request a Training Request a demo

loader

SILEXICA全球各地办公室

Silexica

Contact us