SLX FPGA发布最新19.4版本 HLS性能平均提高45倍

加利福尼亚 圣何塞 – 2019年12月16日- Silexica (silexica.com)芯登科技宣布发布新版SLX FPGA v19.4。该产品旨在帮助开发人员对C/C++ 代码进行更好地准备和优化,从而提升简化在使用Xilinx’s赛灵思的Vivado和Vitis进行HLS(高层次综合)设计流程。新版SLX FPGA v19.4进行了性能改进,通过SLX的FPGA并行检测及自动插入HLS编译指示功能,与没有没有HLS编译指示的结果相比,性能平均提高了45倍

 

性能设计最大化

开发人员在设计过程中如果采用了HLS方法,无疑将面临诸多严峻挑战。 SLX FPGA解决了与HLS设计流程相关的挑战,包括识别不可综合的C / C ++代码、识别非硬件感知的C / C ++代码、检测应用程序的并行性、以及编译指示插入位置提示等,能帮助工程师更好地为用于HLS的C / C ++代码进行准备和优化。

Silexica产品副总裁Jordon Inkeles表示:“SLX FPGA v19.4版本的发布,代表了是软件开发与FPGA设计之间差距进一步缩小的重大一步。“SLX FPGA提供了无与伦比的应用程序代码洞察力,在Xilinx Vivado HLS的设计流程之上配以Silexica的强大的C / C ++分析功能,可帮助Xilinx的客户最大程度地提高设计性能。”

SLX FPGA通过执行以下操作,能够帮助使软件开发人员节省数月的开发工作:

  • 对不可综合的C / C ++编写进行引导和自动重构
  • 检测C / C ++代码并行性,从而优化性能
  • 自动插入优化后的编译指示,用以指导Vivado HLS编译器

富士通九州网络(Fujitsu Kyushu Network Technologies Limited)的高级工程师山下广明(Hiroaki Yamashita)介绍道:“基于HLS的设计空间探索非常困难。现在有了SLX FPGA提供的对C / C ++应用程序的见解帮助我们做出明智的设计决策,大大减少了我们基于HLS的设计所需的时间。”

SLX FPGA v19.4的新功能和增强功能包括:

  • 支持对任意精度整数的数据类型进行并行性检测和分析,包括支持利用任意精度整数(“ ap_int”和“ ap_uint”)的应用程序。 此功能使SLX FPGA v19.4能够在使用变量进行处理的循环中执行并行度检测,从而允许在这些循环中生成编译指示。
  • 综合性检查和指导功能改进,可支持特定结构的C ++代码,并在使用不可合成的代码时向用户发出警告。 找到不可合成的构造时,SLX FPGA为重新编写要合成的代码提供指导。
  • 功能映射编辑器会提供一个集中的位置,该位置通过功能映射图以及每个功能的属性显示项目的功能及其依赖关系。 新的功能映射编辑器可加快设计迭代速度,并进一步提高工程师使用新版SLX FPGA v19.4的生产效率。
  • 平台接口建模功能允许对可综合(顶层硬件)功能中可用的接口和带宽进行配置。
  • 有效缩短分析时间:分析时间的缩短减少了SLX FPGA分析用户代码所需的时间,从而进一步减少了为HLS优化代码所需的开发时间。

 

欢迎跟我们联系,获取SLX FPGA的现场演示及评估版本。

 

关于Silexica芯登科技

Silexica为技术公司提供专业的软件解决方案,帮助其智能产品(例如自动驾驶汽车)实现从概念到部署的全过程。SLX编程工具能够深入洞察系统中软件的行为,帮助开发人员实现软件在嵌入式超级计算机中的高效运行。

Silexica(芯登科技)成立于2014年,现已融资2800万美元。 Silexica总部位于德国,在美国和日本设有办事处,与全球汽车、5G无线、航空航天,以及机器人等科技革新行业的客户建立了合作关系。