SLX FPGA

SLX FPGA

アプリケーションコードの
FPGA への高速な最適化

製品説明

SLXFPGAは、お客様のC/C++のソースコードをFPGAのビットストリームへ、より簡単かつ迅速にそして高いパフォーマンスで変換するのに役立ちます。SLX FPGAは、FPGAベンダの標準的なHLS(High Level Synthesis)ツールを利用して、合成不可能なC / C ++コード、ハードウェア非対応のC / C ++コード、アプリケーションの並列処理の検出、プラグマの挿入個所の検出、そして、どのようにして最適なSW/HW分割を決定するのかなど、HLSデザインフローに関する課題に取り組みます。 SLX FPGAを使用すると、HLSの利点をFPGAデザインの最初の段階から活用することが可能で、市場投入までの時間を大幅に短縮できます。これらの利点には、より高い抽象度での設計による生産性の向上、従来のRTLシミュレーションよりも桁違いに速いシミュレーション、そして高度な最適化と設計空間の探査によるQoRの向上が含まれます。

  • 合成を可能に
  • パフォーマンスの最大化
  • 開発の加速
デモ申し込み
Watch the video: SLX FPGA Demo at XDF 2019

特徴と性能

FPGA Flow-fpga

HLSコンパイラーのC/C++コードガイドランは広範囲にわたり、HLS合成用のCコードを記述またはリファクタリングする際に理解しなければならない資料は1000ページ以上を超える場合があります。SLX FPGAは以下の方法でHLSのコーディングをサポートします。

  • 合成不可能なC/C++コードの特定
  • 多くの一般的なCライブラリに対する自動コードリファクタリングの実行
  • ガイド付きコードのリファクタリングによるコード例を提供することによって、コードを書き直し合成可能にする
1. CONVERT NON-SYNTHESIZABLE C:C++ CODE-slx-fpga

C/C++コードは通常、標準的なプロセッサで逐次実行されますが、専用のハードウェアに機能実装をすると処理が並列に行われ、システム全体の処理を高速化させます。SLXFPGAはC/C++コードアプリケーションを分析、ハードウェアに実装した時に並列処理されることにより、高速化につながる機能の特定をします。

2. PARALLELISM DETECTION-slx-fpga

SLX FPGAは、並列実行が可能な関数を特定した後、関数の分析を行い、理論上達成可能な最大限のスピードアップを求めます。Silexica独自のアルゴリズムを使用してSLX FPGAは、ユーザーが提供する制約に基づいて並列関数の理想的な実装を決定し、最適な実装を確実にします。

3. HW Optimization

最適化されたハードウェア実装が決定されると、SLX FPGAはHLSプラグマを挿入し、HLSコンパイラーにハードウェアで実装する機能の方法を指示します。

4. Pragma Insertion

ビデオ 全てを見る

SLX FPGA Demo at XDF 2019 - SLX FPGAを使用して高位合成を用いて金融のアルゴリズムを最適化
Oct 17, 2019 5min
SLX FPGA Demo at XDF Europe 2019 - SLX FPGAを使用して高位合成を用いて航空宇宙/防衛で使われるアルゴリズムを最適化
Oct 17, 2019 5min

トレーニング

7 Training-slx-fpga
一日研修コースを提供します!
Request a Training Request a demo

loader

SILEXICA AROUND THE WORLD

Silexica

Contact us